業(yè)界熟知的摩爾定律，(Moore Law)在尺寸繼續(xù)縮小方面可能己經(jīng)走到終結，導致業(yè)界議論紛紛。然而世界未日不可能到來，因為實際上摩爾定律已經(jīng)向三個分支發(fā)展，包括如下;

 

·    More Moore;延續(xù)摩爾

 

    繼續(xù)走尺寸縮小，目前己達10納米;

 

    ·More than Moore;擴充摩爾

 

    利用SiP，或者SoC方法將眾多不同制造工藝的芯片集成在一個封裝內(nèi),或稱異質(zhì)集成，包括digital，memory，RF，Analog，MEMS，Sensor。

 

    ·Beyond Moore;超越摩爾

 

    將采用新的材料及新晶體管架構，如III-V,納米線，納米管，硅光電子等。

 

    在現(xiàn)階段，至多說定律的三個分支中，”延續(xù)摩爾”的部分，即走尺寸縮小的部分遇到了困難。目前邏輯制程剛進入10納米，預期明年可實現(xiàn)量產(chǎn)。而下一代節(jié)點的7納米制程，要到2018年，其中很大的一個變數(shù)，可能采用EUV光刻。業(yè)界尚在探索的是5納米制程，估計要采用新的溝道材料，包括III-V族，或者納米線，或者環(huán)柵結構。但是尺寸繼續(xù)縮小下去的另一問題，財務平衡矛盾會顯現(xiàn)。因為業(yè)界預測一個7納米制程的SoC產(chǎn)品設計，費用可高達500M美元以上，相比28納米的設計費用要高出9倍。如此高的設計費用，能有什么產(chǎn)品，有幾千萬塊以上數(shù)量的市場需求支持它，仍是個未知數(shù)。表明定律從技術上可行，而從財務平衡的角度，大部分fabless可能已失去對于7納米產(chǎn)品的吸引力。由此表明定律的尺寸縮小部分可能已成擺設，缺乏實際的使用價值。

 

    然而半導體業(yè)界似乎沒有絲毫的擔憂，因為它的第二分支,”超越摩爾”部分正剛啟步，多種異質(zhì)工藝的集成,而且相信未來的前景更加誘人。正如半導體代工教父張忠謀在2016年初曾判斷，”物聯(lián)網(wǎng)時代智能芯片的趨勢之一，是將不同產(chǎn)品一起封裝的先進封裝技術，讓一顆芯片能整合更多功能，更節(jié)省空間，起到”綠色革命”的作用”。

 

    至于第三個分支”超越摩爾”，各種新的材料及晶體管架構等，它們的前景更為廣闊。

 

    因此對于摩爾定律，要用新的視界去觀察它，認識它。現(xiàn)階段至多可以認為”定律終結，但半導體業(yè)的榮景仍在”。正如finFET發(fā)明者胡正明教授言，看不到其它技術能夠在未來50年取代半導體來達成這個任務。

 

    一直以來摩爾定律如一盞明燈指引半導體業(yè)向前進步，現(xiàn)在尺寸縮小可能越來越困難，半導體業(yè)會怎么樣?實際上對于定律要有一個辨證的看法：1)，定律僅是一種猜想，它不是真正的定律。僅是后來經(jīng)過大量的實踐，如英特爾的處理器進步，基本上得到證實：2)，不能否認在相當長一段時間以來尺寸縮小是推動產(chǎn)業(yè)進步的最主要動力之一，因此業(yè)界幾乎把晶體管的尺寸縮小等同于定律。

 

    事實上ITRS從2014年的報告中已經(jīng)開始改變它的預測思路，認為半導體業(yè)中的尺寸縮小是個物理極限，早晚將至,但是器件小型化可能持續(xù)下去。ITRS的結論，晶體管器件的柵長到2020年左右已不再沿斜率下降，而變得平坦。

 

     在最近的IEEE年會論文集中已有文章表示到2021年晶體管尺寸將停止繼續(xù)縮小。芯片制造商正在尋找其它的方法來增加晶體管的密度，把晶體管的結構由平面型轉(zhuǎn)向垂直型，例如在存儲器中已出現(xiàn)堆疊層存儲器，目前已達48層及64層的3D NAND閃存。

 

    IBM的研發(fā)對于全球半導體產(chǎn)業(yè)的貢獻是十分巨大的，它總是走在前列。它申請了多項專利，自己不用， 而售給別人，但是到2009年時它率先聲言要放棄晶圓制造，原因是它的10億美元銷售額不可能支持得起花50億美元建造一個先進的Fab。

 

    ITRS的主席Paolo Gargini 非常清楚地告訴芯片的購買者及設計者，那些公司包括如蘋果，Google，Qualcomm才是下一代芯片要求的推動者，而不是IDM廠商，盡管我們都是跟隨它一起成長。

 

    在2015 IEEE ISSCC囯際固態(tài)電路會上intel已經(jīng)闡述它的10nm工藝制程。英特爾認為10nm可能是硅尺寸縮小的終點，未來要進入7nm時需要采用III-V族，或納米線等。

 

    成熟制程節(jié)點的潛力尚在

 

    據(jù)英特爾數(shù)據(jù)，它的產(chǎn)品的平均壽命周期是15年，而制程節(jié)點的平均壽命約為12年，所以至此它的65納米制程技術仍在使用。

 

    從2012年VLSI公司的統(tǒng)計，全球65nm及以上的產(chǎn)品占總IC產(chǎn)出的43%，及產(chǎn)能的48%。更為典型，每年新設計產(chǎn)品的數(shù)量近13，000個，其中采用65nm及以上占近85%。十分清楚那些成熟制程節(jié)點不會輕易退出歷史午臺。

 

    近期中芯國際等8英寸硅片市場紅火，產(chǎn)能利用率節(jié)節(jié)上升，及全球8英寸翻新設備的市場緊缺，也充分反映成熟制程節(jié)點的市場需求仍然很旺盛。

 

    半導體的未來

 

    除了目前使用的硅CMOS工藝，新的技術也會受到矚目。Intel已經(jīng)宣布將在7納米放棄硅。銻化銦(InSb)和銦砷化鎵(InGaAs)技術都已經(jīng)證實了它們的可行性，并且兩者都比硅的電子遷移率高、耗能少。碳，包括納米管和石墨烯目前都處在實驗室階段，可能性能會更好。

 

    當然，新的路線圖并沒有完全放棄原本的幾何縮減方式。除了三柵極晶體管，也許到2020年左右，會出現(xiàn)采用環(huán)柵晶體管結構和納米線。到21世紀20年代中期可能會有整體三維芯片，一塊硅上多層組件就構成了一個單芯片。

 

    ITRS報告預測到2019年時finFET工藝也將出局，需要用環(huán)柵晶體管(“gate-all-around transistor)結構。下一步晶體管將用納米線以及變成垂直型器件。到2024年時半導體器件將面臨熱的限制,因此要迎接微流體溝道(microfluidic channels)，可以增加晶體管散熱的有效表面積。

 

    推動半導體業(yè)進的進步，之前由PC，互聯(lián)網(wǎng)，目前還在發(fā)力的是移動時代，估計未來大的應用市場有汽車電子，智能嵌入式時代，以及物聯(lián)網(wǎng)時代。

 

    但就目前來說，摩爾定律的打破已經(jīng)成為新的常態(tài)。那個以摩爾定律為向?qū)В�遵循�?guī)則亦步亦趨的時代，到頭了。